|
Эта публикация цитируется в 1 научной статье (всего в 1 статье)
Test environment for verification of multi-processor memory subsystem unit
[Тестовое окружение для верификации блока подсистемы памяти многопроцессорной системы]
D. A. Lebedev, M. V. Petrochenkov MCST
Аннотация:
Современные микропроцессорные системы обычно включают сложную иерархию кэш-памяти. Протоколы когерентности используются для поддержания согласованности памяти. Реализация подсистемы памяти на языке описания аппаратуры является сложной и подверженной ошибкам задачей. Обеспечение корректного функционирования подсистемы памяти, является одной из важнейших задач в процессе разработки современных микропроцессорных систем. Для этого используется функциональная верификация. В данной работе представлены некоторые подходы к верификации блоков подсистем памяти многоядерных микропроцессоров. Описаны характеристики подсистем памяти, которые необходимо учитывать в процессе верификации. Представлена общая структура тестовой системы для автономной верификации блоков подсистемы памяти. Приведена классификация типов проверяющих моделей, их преимущества и недостатки. В статье представлен подход к построению автономного окружения для верификации с использованием универсальной методологии верификации (UVM). Перечислены ограничения, которые следует учитывать при проверке блоков подсистемы памяти. Представлен алгоритм генерации входных стимулов. Для устранения неопределенности текущего состояния верифицируемого устройства в проверяющем модуле используется метод анализа «подсказок». Рассмотрен ряд других методов проверки корректности блоков подсистемы памяти, которые могут быть полезны на различных этапах разработки проекта. Представлен пример применения предложенных подходов к верификации блока HMU микропроцессоров с архитектурой Эльбрус. Приведена классификация обнаруженных и исправленных ошибок в различных подмодулях верифицируемого устройства. Представлен дальнейший план совершенствования тестовой системы.
Ключевые слова:
многоядерные микропроцессоры, кэш память, протоколы когерентности, тестовая система, верификация на основе моделей, автономная верификация.
Образец цитирования:
D. A. Lebedev, M. V. Petrochenkov, “Test environment for verification of multi-processor memory subsystem unit”, Труды ИСП РАН, 31:3 (2019), 67–76
Образцы ссылок на эту страницу:
https://www.mathnet.ru/rus/tisp423 https://www.mathnet.ru/rus/tisp/v31/i3/p67
|
Статистика просмотров: |
Страница аннотации: | 139 | PDF полного текста: | 86 | Список литературы: | 13 |
|