|
Эта публикация цитируется в 1 научной статье (всего в 1 статье)
Анализ сбоеустойчивости самосинхронного конвейера
И. А. Соколов, Ю. А. Степченков, Ю. Г. Дьяченко, Н. В. Морозов, Д. Ю. Степченков, Д. Ю. Дьяченко Федеральный исследовательский центр «Информатика и управление» Российской академии наук
Аннотация:
Практические самосинхронные (СС) схемы реализуются в виде конвейера аналогично синхронным схемам. Самосинхронные схемы обладают рядом преимуществ в сравнении с синхронными аналогами, но аппаратно избыточны. Статья анализирует устойчивость СС-конвейера к однократным логическим сбоям (ЛС) с учетом его аппаратной избыточности и в предположении, что ЛС поражает только одну логическую ячейку схемы. За счет своей двухфазной дисциплины работы и обязательной индикации успешного завершения переключения в каждую фазу СС-схемы способны обнаружить ЛС и приостановить функционирование схемы до его исчезновения. Сбоеустойчивый гистерезисный триггер в составе разряда регистра ступени конвейера обеспечивает иммунность регистра к любому ЛС в комбинационной части ступени конвейера. DICE-подобная реализация этого триггера позволяет в 2,7 раза повысить устойчивость СС-регистра к внутренним ЛС. В целом СС-конвейер оказывается в 2,5–6,8 раза устойчивее к однократным ЛС, чем его синхронный аналог.
Ключевые слова:
самосинхронные схемы, конвейер, логический сбой, сбоеустойчивость, индикация, гистерезисный триггер.
Поступила в редакцию: 20.06.2022
Образец цитирования:
И. А. Соколов, Ю. А. Степченков, Ю. Г. Дьяченко, Н. В. Морозов, Д. Ю. Степченков, Д. Ю. Дьяченко, “Анализ сбоеустойчивости самосинхронного конвейера”, Системы и средства информ., 32:4 (2022), 4–13
Образцы ссылок на эту страницу:
https://www.mathnet.ru/rus/ssi851 https://www.mathnet.ru/rus/ssi/v32/i4/p4
|
Статистика просмотров: |
Страница аннотации: | 71 | PDF полного текста: | 35 | Список литературы: | 15 |
|