Системы и средства информатики
RUS  ENG    ЖУРНАЛЫ   ПЕРСОНАЛИИ   ОРГАНИЗАЦИИ   КОНФЕРЕНЦИИ   СЕМИНАРЫ   ВИДЕОТЕКА   ПАКЕТ AMSBIB  
Общая информация
Последний выпуск
Архив
Импакт-фактор

Поиск публикаций
Поиск ссылок

RSS
Последний выпуск
Текущие выпуски
Архивные выпуски
Что такое RSS



Системы и средства информ.:
Год:
Том:
Выпуск:
Страница:
Найти






Персональный вход:
Логин:
Пароль:
Запомнить пароль
Войти
Забыли пароль?
Регистрация


Системы и средства информатики, 2014, том 24, выпуск 1, страницы 46–60
DOI: https://doi.org/10.14357/08696527140102
(Mi ssi327)
 

Параллелизм в микропроцессорах

А. К. Горшенинab, С. В. Замковецab, В. Н. Захаровb

a Московский государственный технический университет радиотехники, электроники и автоматики
b Институт проблем информатики Российской академии наук
Список литературы:
Аннотация: Производительность работы микропроцессора в значительной мере определяется степенью организации параллельной работы различных блоков. Рассмотрены основные возможности распараллеливания работы микропроцессора. Для параллельной обработки команд используется конвейерный метод, для параллельной обработки данных применяется архитектура SIMD (Single Instruction – Many Data, одна команда – много данных). Реализованный метод распараллеливания на уровне потоков послужил основой для создания многоядерных микропроцессоров. Основу многоядерного микропроцессора составляет один или несколько мощных процессоров, окруженных множеством вспомогательных ядер, которые предназначены для более эффективной обработки сложных мультимедийных приложений в многопоточном режиме. Архитектуры с поддержкой многопроцессорной обработки на уровне кристалла (chip-level multiprocessing, CMP) представляют будущее микропроцессоров, потому что такие архитектуры позволяют достичь огромных уровней производительности при более приемлемых тактовых частотах благодаря параллельному выполнению множества операций.
Ключевые слова: архитектура микропроцессора; распараллеливание; конвейер (pipeline); суперскалярный микропроцессор; архитектура MMX и SSE; Hyper-Threading; многоядерные процессоры.
Поступила в редакцию: 28.02.2014
Реферативные базы данных:
Тип публикации: Статья
Образец цитирования: А. К. Горшенин, С. В. Замковец, В. Н. Захаров, “Параллелизм в микропроцессорах”, Системы и средства информ., 24:1 (2014), 46–60
Цитирование в формате AMSBIB
\RBibitem{GorZamZak14}
\by А.~К.~Горшенин, С.~В.~Замковец, В.~Н.~Захаров
\paper Параллелизм в микропроцессорах
\jour Системы и средства информ.
\yr 2014
\vol 24
\issue 1
\pages 46--60
\mathnet{http://mi.mathnet.ru/ssi327}
\crossref{https://doi.org/10.14357/08696527140102}
\elib{https://elibrary.ru/item.asp?id=21811505}
Образцы ссылок на эту страницу:
  • https://www.mathnet.ru/rus/ssi327
  • https://www.mathnet.ru/rus/ssi/v24/i1/p46
  • Citing articles in Google Scholar: Russian citations, English citations
    Related articles in Google Scholar: Russian articles, English articles
    Системы и средства информатики
    Статистика просмотров:
    Страница аннотации:439
    PDF полного текста:543
    Список литературы:49
     
      Обратная связь:
     Пользовательское соглашение  Регистрация посетителей портала  Логотипы © Математический институт им. В. А. Стеклова РАН, 2024