Graph methods for recognition of CMOS gates in transistor-level circuits

Рассматривается задача декомпиляции плоского описания транзисторной схемы в формате SPICE в иерархическое описание схемы на уровне логических элементов. Проблема декомпиляции возникает при верификации СБИС путём сравнения исходного описания для синтеза транзисторной схемы со схемой, восстановленной из топологии, а также при обратном инжиниринге для перепроектирования интегральных схем и обнаружения несанкционированных вложений. Рассматривается случай, когда при извлечении структуры функционального уровня из транзисторной схемы библиотека исходных логических элементов не известна. Предложены графовые методы для решения некоторых ключевых задач, возникающих при декомпиляции описания транзисторной схемы. Представленные методы реализованы на языке C++ как часть программы декомпиляции, которая протестирована на практических схемах транзисторного уровня.