|
Информатика и её применения, 2010, том 4, выпуск 4, страницы 48–59
(Mi ia43)
|
|
|
|
Эта публикация цитируется в 1 научной статье (всего в 1 статье)
Semiformal verification for pipelined digital designs based on Algorithmic State Machines
[Полуформальная верификация цифрового устройства с конвейером, основанная на использовании алгоритмических машин состояния]
S. Baranova, S. Frenkelb, V. Zakharov a Holon Institute of Technology, Holon, Israel
b Institute for Problems of Informatics RAS
Аннотация:
Статья описывает методы и средства использования Алгоритмических машин состояний (ASM) для высокоуровневой спецификации проектов сложных цифровых систем и их верификации методом Проверки моделей (Model Checking). Данный подход использует иерархическое описание проектов на алгоритмическом уровне абстракции и возможность построения конечно-автоматных моделей по ASM-диаграммам алгоритмов. Для автоматической генерации программ Проверки моделей на языке SMV (Symbolic Modes Verifier) по ASM-диаграмме проектируемого устройства была разработана специальная программа. Способ применения данного подхода и программы демонстрируется на примере верификации проекта конвейерного микропроцессора.
Ключевые слова:
формальная верификация; метод Проверки моделей; конечные автоматы.
Образец цитирования:
S. Baranov, S. Frenkel, V. Zakharov, “Semiformal verification for pipelined digital designs based on Algorithmic State Machines”, Информ. и её примен., 4:4 (2010), 48–59
Образцы ссылок на эту страницу:
https://www.mathnet.ru/rus/ia43 https://www.mathnet.ru/rus/ia/v4/i4/p48
|
Статистика просмотров: |
Страница аннотации: | 367 | PDF полного текста: | 115 | Список литературы: | 49 | Первая страница: | 4 |
|