Построение последовательности, обнаруживающей робастно тестируемые неисправности задержек путей в схемах с памятью

Предлагается метод построения последовательности булевых векторов входных переменных, доставляющей тестовые пары $(v_1, v_2)$ соседних векторов в пространстве входных и внутренних переменных для робастно тестируемых неисправностей задержек путей (робастных Path Delay Faults (PDFs)) в логических схемах с памятью. Целью данной работы является выяснение возможности построения тестовой последовательности для заданного подмножества путей без использования технологий сканирования, т.е. без дополнительных аппаратурных затрат в рамках ограничения на длину последовательности для отдельного пути. Проведенные эксперименты показывают, что тестовые последовательности удается построить не для всех путей (иногда ни для одного), для которых существуют тестовые пары в комбинационной составляющей схемы с памятью.