|
|
|
Публикации в базе данных Math-Net.Ru |
Цитирования |
|
2024 |
| 1. |
D. I. Cheremisinov, L. D. Cheremisinova, “Graph methods for recognition of CMOS gates in transistor-level circuits”, ПДМ, 2024, № 64, 43–55  |
|
2012 |
| 2. |
Л. Д. Черемисинова, “Формальная верификация логических описаний с функциональной неопределённостью на основе логарифмического кодирования условий”, Автомат. и телемех., 2012, № 7, 139–153 ; L. D. Cheremisinova, “Formal verification of logical descriptions with functional uncertainty based on logarithmic encoding of conditions”, Autom. Remote Control, 73:7 (2012), 1216–1226   |
1
|
|
Обратная связь: