Моделирование СБИС на разных уровнях проектирования.
Верификация проектов и разработка тестов контроля СБИС на RTL-, функционально-логическом и переключательном уровнях.
Научная биография:
Кандидат технических наук (1984),
Старший научный сотрудник (1989),
Доцент (1993)
Научное направление:
•Логическое проектирование.
•Моделирование.
•Тестовое диагностирование на разных уровнях проектирования.
•Верификация проектов.
Основные публикации:
Л.А. Золоторевич, “Верификация проектов и построение тестов контроля СБИС на уровне RTL”, Автоматика и телемеханика, №1 (2013), 146-158
Золоторевич Л.А., Ильинкова А.В., “Построение тестов контроля цифровых систем на уровне межрегистровых передач”, Информатика, №1 (2010), 112-121
Золоторевич Л.А., “Моделирование неисправностей в структурах СБИС на VHDL”, Информатика, №1 (2005), 89-94
Золоторевич Л.А., “Моделирование неисправностей в структурах СБИС на VHDL”, Информатика, №1 (2005), 89-94
Золоторевич Л.А., “Моделирование неисправностей СБИС на поведенческом уровне на языке VHDL”, Информатика, №3 (2005), 135-144
Л. А. Золоторевич, “Верификация проектов и построение тестов контроля СБИС на уровне RTL”, Автомат. и телемех., 2013, № 1, 146–158; L. A. Zolotorevich, “Project verification and construction of superchip tests at the RTL level”, Autom. Remote Control, 74:1 (2013), 113–122
Л. А. Золоторевич, А. В. Ильинкова, “Разработка тестов для анализа контролепригодности СБИС на верхних уровнях проектирования”, Автомат. и телемех., 2010, № 9, 162–173; L. A. Zolotorevich, A. V. Il'inkova, “Development of tests for VLSI circuit testability at the upper design levels”, Autom. Remote Control, 71:9 (2010), 1888–1898
Л. А. Золоторевич, Д. И. Юхневич, “Переключательное квазистатическое моделирование СБИС. Сравнение методов по точности моделей”, Автомат. и телемех., 1998, № 9, 130–141; L. A. Zolotorevich, D. I. Yukhnevich, “Switch-level VLSI quasistatic simulation methods: comparative accuracy of models”, Autom. Remote Control, 59:9 (1998), 1308–1316
Обратная связь: